



基于 ARM 协调控制的多路信号采集系统

马锐军,袁 飞,赵先美

(广东技术师范学院,广东 广州 510665)

摘 要:数据采集是现代工控领域至关重要的一环,应用多处理器的主从控制模式可大大提高信号的采集与处理性能。32 位 ARM 处理器进行信号的高速采集与处理,CAN 总线建立的拓扑网络负责多个处理器间数据、命令的有效对接,利用 uC/OS-III 实时系统实现信号采集与处理任务的调度,该模式可增进多个处理器间的协调控制,实现多路信号的采集和远程传输,还能增强系统的实时性和稳定性,同时可最大程度抑制线路传输干扰。

关键词:数据采集;ARM;协调控制;uC/OS-III 操作系统

中图分类号: TP274.2

文献标识码: A

文章编号: 1671-931X (2017) 03-0080-04

80

武汉职业技术学院学报二〇一七年第十六卷第三期(总第八十九期)

一、引言

在医药、化工、食品等领域生产过程中,随着生产规模、制造过程和制造工艺的不断壮大,自动测试和各种信息集成的要求也越来越高,为了满足不同的测试需求,往往需要对系统一些关键信号进行采集与测量^[1]。尤其在需要同时采集多个模拟通道的应用场合,要求微机能自动检测多路信道,并进行信号的实时传输和计算,以“获取和解读”有效信息^[2-3]。目前,国内外对基于嵌入式的模拟信号采集系统做了大量的研究工作:采用单个处理器的信号采集系统,其硬件资源和处理能力有限,对多路模拟信号的采集与处理,效率相对较低,且实时性能差;多处理器的信号采集系统中,在不同的应用场合发挥着各自的优势,如基于 FPGA 和 DSP 的组合、基于 ARM 和 DSP/FPGA 的组合、基于 ARM 和 ARM 的组合等,该类系统处理器之间的分工明确,可协同控制。FPGA 和 DSP 的工作速率快,为纳秒量级,可满足高速信号采样、数据处理和存储的工作需求,尤其对矩阵处理很有优势,但是其

硬件量大,很难做到小体积便携式,且设计复杂,价格高功耗大^[4-5]。而 ARM 与 ARM 的应用组合,若采用集成高速 AD,有较好的 DSP 处理性能,且带浮点运算的高性能高性价比微控制器 STM32F407 为主控器,能较好的满足本设计开发需求^[6]。

二、系统架构

本系统提出的基于 ARM 的多路信号采集系统结构框图如图 1 所示,整个系统主要由信号调理电路、主控模块、通信模块和显示模块等组成。其中,主从 MCU 均采用了 TI 公司的高性能数字信号控制器 STM32F407,该处理器内部集成增强型 DSP 处理指令、CAN 接口、16 路 12 位 ADC 等,具有更快的通信接口,更高的采样率;采用 uC/OS-III 实时操作系统搭建应用层程序,以多任务调度的形式完成信号的采集与传输;信号调理电路用于实现对所采集模拟信号的处理,使其转换成满足后续传输与处理系统要求的信号;CAN 总线负责网络中信号采集节点的串行数据通讯,本设计采用分布式的网络拓扑结构使得实时控制

收稿日期:2017-06-05

作者简介:马锐军(1991-),男,广东揭阳人,广东技术师范学院助理实验师,研究方向:电子通信、嵌入式与物联网;袁飞(1984-),男,湖南常德人,广东技术师范学院讲师,研究方向:物联网技术与电子通信;赵先美(1965-),男,湖北鹤峰人,广东技术师范学院教授,研究方向:机电一体化。

变得十分灵活方便,具有很大的自由度^[7]。

三、系统硬件设计

(一)信号调理电路

在信号采集系统中,输入信号需要经过一系列的处理才能利用 ADC 进行采样,所以在进行 ADC 采样前级需要设计一个信号调理电路,主要包括:阻容衰减电路、阻抗变换电路、电平移位电路、程控增益放大器和抗混叠滤波电路,前向通道电路框图如下图 2 所示。




图 1 系统结构框图




图 2 前向通道电路框图

该电路的工作流程如下:被测信号首先通过阻容衰减电路,该电路对大信号进行适当的衰减,小信号进行适当的放大,还可补偿高频信号失真;然后经过经阻抗变换电路,它不仅可使信号经过衰减电路后电路达到较高的输入阻抗,还能提高已衰减信号的信号驱动能力,使其能被后级电路做进一步处理^[8];再经过电平移位电路,把前级经过调理后的信号叠加 2.5V,以满足 AD 转换器的电压输入范围;最后进入程控增益电路和抗混叠低通滤波器,程控增益电路根据不同的垂直灵敏度对输入电压的幅度进行响应的调整;而抗混叠滤波电路,可有效防止前级输入端信号中的高频噪声被 ADC 采样而导致后向通道不能准确的恢复出原被测信号。

(二)控制电路设计

本设计 MCU 采用意法半导体的高性能处理器 STM32F407。主控制器主要实现信号的逻辑控制和数据处理,包括:发送控制命令给从控制器,控制从控制器信号采集状态;接受从控制器发出的应答指令,据此判断当前信号采集的状态;处理通信数据,包括 CAN 通讯和异步串口通讯;接收外部触摸屏输入信号,处理逻辑关系,进行逻辑判断,并输出信号到显示模块。而从控制器主要实现信号的采集,包括接收、解析和应答主控制器发出的控制命令和参数;进行信号的 CAN 传输。

(三)CAN 电路设计

CAN 总线通过两根互相缠绕双向数据线传递信息,挂接在 CAN 总线上的控制器根据 CAN_H、CAN_L 两根数据导线彼此连接,将消息发送给接收方^[9-10]。本系统硬件电路实现简单,在于 STM32F407 其内置有 CAN 控制器,只需外接一个 CAN 电平转化芯片即可实现 CAN 通信。控制器 STM32F407 与 CAN 接口电路如下图 3 所示,外置的 CAN 电平转化收发器采用 ISO11989 标准的 PCA82C250,可实现高达 128kb/s 的数据通讯速率;当信号传输距离达到 10km 时,CAN 仍可提供高达 50kbit/s 的数据传输速率。STM32F407 内部集成 16 路 AD 转换器,则一个信号采集节点可采集 16 路模拟信号,本设计最多可实现 $110 \times 16 = 1760$ 路信号采集。




图 3 STM32F407 与 CAN 接口电路

本系统中由若干个 CAN 模块进行通信,为了统一匹配 CAN 总线的阻抗,无需在每个模块上添加匹配电阻,由系统统一在最远的两端节点处添加 120Ω 终端电阻,主要用于增强 EMC 兼容性能。

四、程序实现方法

(一)通信协议设计

为了使本系统通信信道和多个采集节点互连起来组成数据通信系统,要使其能协同工作实现信息交换和资源共享,需对通信消息进行规范,制定应用层通信协议。该通信协议模型如表 1 所示。

其中,起始帧由 3 个 ASCII 码“0x02,0x06,0x08”来表示。地址信息由两个字节表示,第一个字节表示 CAN 总线 ID;第二个字节表示其 ADC 的采用通道 ID。命令 ID 为主控制器发送给从控制器的消息命令。数据块表示采集到的模拟量,每个量占三个字节:第一个字节为模拟量采集值的整数部分,最高位为符号位,1 表示该数为负值,0 代表该数为正值,第二个和第三个字节代表所采样信号值的小数部分。如模拟量测量值{0x02,0x24,0x03}代表 2.363V。帧结束由 3 个 ASCII 码“0x23,0x24,0x03”来表示。

(二)STM32F407 程序设计

系统软件采用第三代 uC/OS-III 内核来对任务进行管理和调度。uC/OS-III 管理的任务个数不受限制,对于不需要的功能可以进行自由裁剪,可以更加有效的管理硬件资源。在系统框架中合理的使用内核提供的系统服务函数,如信号量(Mutexes)、事件

表 1 通信协议模型

位置	内容	数据类型	CAN 数据帧格式	说明
0~2	起始帧	String	0x02,0x06,0x08	“Start”
3~4	地址信息	Short	节点地址	节点 ID
5~6	数据长度	Short	数据长度	地址信息至验证码之前总字节数
7	命令 ID	Byte	ID	消息命令
8~N	数据块	Byte	数据包	有效数据区
N+1	验证码	Byte	校验码	地址信息至验证码之前字节累加和
N+2~N+4	帧结束	String	0x23,0x32,0x33	“End”

标识组、邮箱、消息队列等来传递各类数据;此外,uC/OS-III 增加了任务内嵌 Mutexes,用户无需创建 Mutexes 便可直接和片内任务通信,更加简单高效,提高了使用的灵活性^[11]。

本系统软件设计规划如图 4 所示,通过建立 4 个任务实现信号的传输与处理:第一、CAN 数据通信:根据外置的 CAN 电平转化收发器将收到数据解析为相应的测量值,保存到发送信号量对应的邮箱;第二、信号的处理和显示任务:从缓冲区接收到信号量并驱动 TFT 屏显示信息;第三、等待界面显示任务:检测信号采集和传送的状态,当发生传输故障时用图标在液晶屏上显示故障和警报信息;第四、界面循环显示与数据存储任务:主要是循环显示多路信号并且实时存储相关数据,防止数据丢失。

本应用系统设置的三个中断:第一、CAN 数据接收中断:当 CAN_Bus 接收到数据,在硬件上 STM32 通过过滤器组过滤数据帧,并将有效数据帧存储到 FIFO 缓存区中,CAN 主控制器寄存器(CAN_MCR)读取 FIFO 缓冲区中的数据;第二、触摸屏触摸笔中断:主要是进行 TFT 屏信号循环显示模式、多路叠加模式和任意某一通道信号显示模式的切换;第三、实时时钟中断:主要实现数据的存储和显示。

(三)CPU 交互设计

主从控制器的交互设计如图 5 所示。本设计采用共享内存技术,将本地内存分为栈间内存区和共享内存区两部分。栈间内存区完成 CPU 自身数据的运算与处理,而共享内存区通过 CAN 通信网络方式实现处理器间数据帧和控制命令的传输,有效实现了主从控制器之间数据流信息的交互。其中,CAN 数据通信传输由控制器硬件自动完成,软件上通过总线中断控制,把发送的数据帧写入发送缓冲区或从接收邮箱中读取数据,即可实现该通信拓扑网络数据的交互。

(四)CAN 总线数据接收任务

本系统数据接收流程如图 6 所示。CAN 总线采用轮询的方式从 FIFO 接收缓冲区读取报文,当总线状态数据状态正常时,根据 PCA82C250 控制器将收到数据解析为对应模拟量的大小。在数据读取的过程中,会调用片内任务关闭 CAN 中断使能寄存以防止 CAN 其他中断访问 FIFO 缓存区数据导致读取出错。




图 4 系统软件设计规划图




图 5 主从 CPU 交互设计图

CAN 总线数据提取涉及所采集模拟信号的解析:数据解析就是根据 PCA82C250 对 CAN 总线中传输的数据定义,包括起始帧、地址信息、数据长度、命令 ID、数据块、校验码、帧结束,把 FIFO 缓冲区中的数据块解析为相应的信号值。其过程为:验证起始帧和校验码,提取数据块的数据,然后根据 PCA82C250 控制器协议的规定将数据解析出来。




图 6 CAN 数据接收任务流程图

TFT 触摸屏触摸笔中断的处理:在控制器 PCA82C250 中用两位 3 进制数表示,“000”表示显示关闭,“111”表示显示打开,“001”表示循环显示,“010”表示显示单独某路信号,“011”表示同时对多路信号进行叠加显示。当 STM32F4 接收到数据包时,根据 TFT 笔中断开关量的状态显示不同通道的信号状态。

五、测试结果

本系统对多路信号采集进行有效性和准确性的测试。本设计取 20 个信号节点进行多次重复实验,每个节点发送幅值与频率均不相同的正弦波信号。CAN 总线上有多个节点进行报文发送,设置波特率为 200kbps,每帧报文有 8 字节数据域,测试实物图如图 7 所示,其中图(a)表示对任意的 $N(N \leq 20)$ 路信号进行叠加显示;图(b)表示对采集的单独某一路信号进行显示。任取其中 12 路测试结果,实验结果如表 2 所示。

上电或复位后,系统开始采集信号并显示。根据表 2 的实验所得结果,对其中 20 路采集到的模拟信




图 7 系统测试触摸屏显示图

号,其频率基本一致。幅值方面,最大的采集误差为: $(0.002/1.125) \times 100\% = 0.1778\%$,误差较小,符合模拟信号采集的精度要求。

表 2 系统测试结果

序号	信号发送端		信号接收端	
	信号幅值 (V)	频率 (HZ)	信号幅值 (V)	频率 (HZ)
1	0.231	100	0.232	100
2	0.543	100	0.543	100
3	0.967	800	0.968	800
4	1.125	850	1.123	850
5	1.375	1000	1.377	1000
6	2.278	1500	2.279	1500
7	2.401	2000	2.401	2000
8	2.445	2500	2.445	2500
9	2.689	2800	2.690	2800
10	2.888	3000	2.885	3000
11	3.109	3600	3.110	3600
12	3.221	4000	3.221	4000

六、结语

目前,在嵌入式的信号采集系统中,越来越多的系统采用多处理器的体系结构。设计主从控制器信号采集系统的重点在于分配好控制器间的硬件资源及数据流的共享,达到对多路信号进行最优采集与处理。本研究提出的基于 ARM 处理器协调控制的信号采集方法,通过多 CPU 的紧密合作与独立运作,实现了多路数据自动巡回检测,并能对采样信号的实时传输、计算与显示。STM32F407 拥有高速的定点 DSP 处理能力,使其能完成强大的数学运算,极大地提高了系统的工作效率;采用 CAN 总线负责双 CPU 之间数据、命令的有效对接,利用 uC/OS-III 实时系统实现多路采集数据的任务调度,为高精度信号采集提供了保障。

参考文献:

- [1] 张国洲. 基于 ARM 嵌入式的数据采集系统设计与开发[D].重庆:重庆大学,2016.
- [2] 王华刚,邓志燕,董鹏飞.多功能多通道数据采集系统设计与实现[J].自动化与仪器仪表,2016;36(9):36-37.
- [3] 张晖,才存良.多参数数据采集系统[J].数字技术与应用,2014,32(3):156-157.
- [4] 宋劲松,杨凯.基于 DSP 和 FPGA 的数字信号处理系统设计[J].兰州文理学院学报(自然科学版),2017,31(1):65-67.
- [5] 郭琪,杨江涛,马喜宏.基于 FPGA 的高速信号采集电路的设计与实现[J].实验室研究与探索,2015,34(4):124-128.
- [6] 蔡志威.基于 STM32F4 的数字存储示波器的设计[D].上

(下转第 86 页)